Mini-Workshop in München

Titel: Device Treiber für rekonfigurierbare Rechensysteme
Datum: 08./09.12.2005
Ort: Universität München, Lehrstuhl für Integrierte Systeme

Protokoll: MiniWS_Muenchen_Protokoll.pdf


Agenda: MiniWS_Muenchen_Agenda.pdf

Vorträge



Polymorphe Hardware/Software-Interfaces
Autoren:
Dirk Koch, Thilo Streichert, Mateusz Majer
Kurzfassung:
In zukünftigen verteilten eingebetteten Systemen, welche auf Knoten rekonfigurierbarer Hardware basieren, wird es nicht nur möglich sein Funktionalität von einem Knoten auf einen anderen zu migrieren, sondern zusätzlich auch Funktionalität alternativ zwischen einer Hard- oder Software-Implementierung umzuschalten. So kann ein solches System sehr viel flexibler auf fehlerbedingte Knotenausfälle, unterschiedliche Lastszenarien oder aber auch veränderlichen Zielgrößen wie beispielsweise Durchsatz oder Leistungsaufnahme reagieren und sich entsprechend adaptieren. Der Vortrag befasst sich in diesem Kontext mit dem Problem der Interprozesskommunikation und stellt anhand eines verteilt und fehlertolerant realisierten Prototypen eines Fahrerassistenzsystems eine Abstraktionsschicht zur knotenunabhängigen Kommunikation zwischen verschiedenen Tasks vor. Ausgehend von einem Taskmodell wird das Problem einer uniformen Hardware-Software-Schnittstelle, bei welcher die Ausprägung einzelner Tasks beliebig zwischen Hard- und Software-Implementierung zur Laufzeit umgeschaltet werden kann, diskutiert.
Abschließend wird der aktuelle Stand der Entwicklung der ESM-Plattform vorgestellt, auf welcher mittlerweile Linux bootet und die einen umfangreichen Konfigurationsmanager bereitstellt.



Direkt in Hardware implementierte Treiber für AD-Wandlung und ICAP
Autoren:
Steffen Toscher, Thomas Reinemann, Roland Kasper
Kurzfassung:
Zusammen mit einem on-chip Rekonfigurationsmanagement ermöglicht die interne Konfigruationsschnittstelle ICAP die Selbstrekonfiguration eines auf einem Xilinx FPGA implementierten Systems. Als Alternative zu dem von Xilinx bereitgestellten HWICAP Modul, das auf dem PowerPC oder MicroBlaze basiert, wird hier ein direkt auf Gatterebene implementierter prozessorunabhängiger Treiber für ICAP vorgestellt. In FPGA-Logik abgebildete FSMs übernehmen die Ansteuerung von ICAP und den entsprechenden Konfigurationsdatentransfer. Diese FSMs garantieren Echzeitverhalten und weisen einen geringen Logikaufwand auf. Weiterhin ist diese Rekonfigurationslösung flexibel einsetzbar und kann auf verschiedene Xilinx-FPGA-Typen portiert werden. Auf Basis der vorgestellten Methode wurde ein beispielhaftes System erfolgreich implementiert und getestet. Zur Reduzierung der Variantenvielfalt von herzustellenden Leiterplatten ist ein ADU mit einstellbarer Samplingfrequenz notwendig. Vor diesem Hintergrund wurde ein Delta-Sigma-Aanalog-Digital-Wandler implementiert. Dieser besteht aus einem von TI hergestellten Delta-Sigma-Modulator und einer im Rahmen des Projekts entwickelten rekonfigurierbaren Filterstruktur. Der implementierte Wandler benötigt je nach Konfiguration 1500 bis 3000 Slices auf dem FPGA und unterstützt Abtastfrequenzen von 100 Hz bis 312kHz.



Kopplung SW- und HW-basierter Funktionseinheiten im DynaCORE
Autoren:
Carsten Albrecht, Roman Koch, Thilo Pionteck, Erik Maehle
Kurzfassung:
Die DynaCORE-Architektur eines Coprozessors für Netzwerkprozessoren umfasst verschiedene Komponenten, die durch ein Network-on-Chip (NoC) miteinander verbunden sind. Einige dieser Komponenten beinhalten PowerPC-Prozessorblöcke, wie sie in Xilinx Virtex-II Pro und Virtex-4 FX FPGAs zur Verfügung stehen. Zur effizienten Anbindung eines Prozessorblocks an die umgebende Logik, insbesondere an das NoC, dient ein universelles E/A-Modul, das über den datenseitigen On-Chip-Speicherbus (DSOCM) angebunden wurde. Für den in die softwarebasierte Funktionseinheit integrierten Prozessor ist, basierend auf dem Xilinx UltraController II, eine Programmausführung ausschließlich aus dem Prozessorcache vorgesehen. Der Austausch von Programmen soll über eine JTAG-Verbindung vom vorgenannten E/A-Modul eines anderen Prozessors realisiert werden. Softwareseitig sind spezielle Treiber sowohl für das E/A-Modul als auch für den entfernten Cache-Zugriff erforderlich.



HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs
Autoren:
Michael Hübner, Jürgen Becker
Kurzfassung:




Device Treiber für FlexPath-Netzwerkprozessoren
Autoren:
Michael Meitinger, Rainer Ohlendorf, Dr. Thomas Wild, Prof. Dr. Andreas Herkersdorf
Kurzfassung:
Hardware/Software Interaktion ist ein wichtiger Punkt in der FlexPath Netzwerkprozessor-Architektur. Insbesondere das Update der Regelbasis im Path Dispatcher - der eigentlichen Rekonfiguration der Pfadwahl der Pakete in unserem System - erfordert hohe Anforderungen an die Konsistenz derselben bei einer durchschnittlichen Paket-Ankunft alle 200 ns. Diese hohen Timing-Anforderungen können dabei lediglich durch die Hardware garantiert werden. Dennoch ist es sinnvoll, die Vorverarbeitung der entsprechenden Update-Daten bereits in der Treiberschicht zu realisieren. Probleme ergeben sich in unserer Multimaster-/Multiprozessor-Architektur ferner bei Zugriffen auf den gemeinsamen Speicher und der Benutzung des DCR-Busses. Aufgrund der hohen Performance-Anforderungen ist darauf zu achten, dass die Komplexität der verwendeten Device Treiber verhältnismäßig klein gehalten wird.



Device Treiber für den Einsatz von Embedded Linux für zukünftige Fahrerassistenzsystemei
Autoren:
Christopher Claus, Walter Stechele
Kurzfassung: In der Präsentation wurde der Status der gegenwärtigen Arbeiten am LIS des Autovision Projekts und der für diese Anwendung bereits implementierten Device Treiber vorgestellt. Es wurde das Video Interface behandelt, bei dem eine USB Webcam an das Xilinx ML310 Board angeschlossen ist. Die grafische Ausgabe erfolgt über eine PCI Grafikkarte. Gegenwärtiges Problem ist die Datenrate über USB. Die USB-Kamera soll durch eine PCI Framegrabberkarte mit entsprechender Kamera ersetzt werden, um diese Bottleneck zu umgehen. Des Weiteren wurden verschiedene Coprozessoren, sogenannte Engines, angesprochen, die die Pixeloperationen in HW beschleunigen. Zusätzlich wurde ein simples dynamisch partiell rekonfigurierbares System vorgestellt, mit dem Untersuchungen zu verschiedenen Rekonfigurationsflows vorgenommen wurden. Den Abschluß der Präsentation bildete eine Übersicht über die verwendeten Device Treiber. Zukünftig sollen komplette Engines rekonfiguriert und Algorithmen entwickelt werden, die Tunneleinfahrten erkennen.