|
|
|
|
 |
|
Parallele Systeme
| Dozenten |
J. Teich, F. Hannig |
Modulbeschreibung
|
Parallele Systeme (VU) und
Parallele Systeme mit erweiterter Übung (VEU) |
| Umfang/Stunden |
V2 + Ü2, Informatik, I & K, Computational Engineering
optional: erweiterte Übung
|
Ort und Zeit, der Vorlesung
der Übung
der erweiterten Übung |
Di. 12:15-13:45 Uhr, 01.255-128 (J. Teich, F. Hannig) Die 1. Vorlesung findet am 17. April 2012 statt.
Fr. 10:15-11:45 Uhr, 00.151-113 (F. Hannig)
1. Versuch: ??.??.2012, ??:?? Uhr, Lehrstuhl für Hardware-Software-Co-Design (Raum ??)
2. Versuch: ??.??.2012, ??:?? Uhr, Lehrstuhl für Hardware-Software-Co-Design (Raum ??)
3. Versuch: ??.??.2012, ??:?? Uhr, Lehrstuhl für Hardware-Software-Co-Design (Raum ??) |
Zielsetzung:
- Schwerpunkt der Vorlesung ist die Vermittlung von Grundlagen der
parallelen Datenverarbeitung
Inhalt:
- Selbst unser PC erlaubt bereits ein hohes Maß an
nebenläufiger Verarbeitung von Daten. Die effiziente Ausnutzung von
Parallelität bedarf allerdings mehr als nur mehrerer Prozessoren,
insbesondere muss; das zu lösende Problem Parallelverarbeitung
erlauben. Beschrieben werden Eigenschaften unterschiedlicher paralleler
Rechnerarchitekturen und Metriken zu deren Beurteilung. Weiterhin werden
Modelle und Sprachen zum Programmieren paralleler Rechner eingeführt.
Neben der Programmierung von allgemeinen Parallelrechnern werden
Entwurfsmethoden (CAD) vorgestellt, wie man ausgehend von einer
algorithmischen Problemstellung ein massiv paralleles Rechenfeld in VLSI
herleiten kann, das genau dieses Problem optimal parallel berechnet. Solche
Schaltungen spielen auf der Bit- bzw. Wortebene eine dominante Rolle
(Arithmetik) sowie bei Problemen der Signal- und Bildverarbeitung (z.B.
Filter).
Im einzelnen werden behandelt:
- Theorie der Parallelität (parallele Computermodelle, parallele
Spezifikationsformen und -sprachen, Performanzmodelle und
-berechnung)
- Klassifikation paralleler und skalierbarer Rechnerarchitekturen
(Multiprozessoren und Multicomputer, Vektorrechner,
Datenflußmaschinen, VLSI-Rechenfelder)
- Programmierbare System-on-Chip (SoC) Architekturen
- Programmierung paralleler Rechner (Sprachen und Modelle,
Entwurfsmethoden und Compiler, Optimierung)
- Massive Parallelität: Vom Algorithmus zur Schaltung
Theoretische und praktische Übungen mit rechnergestützten
Werkzeugen
Unterlagen:
Vertiefende Literatur:
- Kai Hwang, "Advanced Computer Architecture: Parallelism, Scalability,
Programmability"
- Michael Wolfe, "High Performance Compilers for Parallel Computing"
- Alain Darte, Yves P. Robert, Frederic Vivien, "Scheduling and Automatic
Parallelization"
- Utpal Banerjee, "Loop Parallelization (VLSI, Computer Architecture and
Digital Signal Processing)"
- S. Y Kung, "VLSI Array Processors"
|
|
|
|
